雷科技AI硬件组 |编辑：三明治 |监制：罗超
什么？手机内存要骑到处理器头上了？
近日，海力士在美国挂出了两个新岗位，希望通过研究“3D堆叠内存”设计，从封装层面解决端侧AI的性能瓶颈。官方明确指出，必须是能够与美国客户紧密合作的优秀人才，考虑到招聘位置和过往合作历史，这家客户很可能是苹果。
（图源：trendforce）
看到这个信息，我想大部分人都是一头雾水，这内存设计和端侧AI有啥联系啊？
是这样的，你别看这两年手机里的算力涨得飞快，发布会上的数字一个比一个吓人，但真到本地跑各种大模型应用时，却经常干着干着开始发热、降速，最后逼得厂商还是只能把任务丢给云端，实际在端侧跑的AI功能还不到十分之一。
但这肯定不行，总不能说大伙吹了三四年的NPU，到最后可能手机淘汰了都没用过几次。所以厂商们就去查问题在哪，苹果这边得出来的结论是，大模型开始连续生成后，速度往往卡在内存读取上，芯片算得再快，数据送不过来也只能干等，这就是厂商们开始研究3D堆叠内存的原因。
叠得越多，速度越快？
在了解3D堆叠内存之前，我们得先了解一下现在的手机是怎么做的。
目前市面上的主流旗舰手机，基本用的都是LPDDR5X规格的内存，而这种内存的常见做法是PoP叠层封装：下面是手机处理器封装，上面再放一颗内存封装。
（图源：雷科技）
就像上图这样，传统的PoP叠层封装，两者看似已经叠在一起，但是中间仍隔着基板、焊点和高速接口，本质上还是两个独立封装。内存只能通过数量有限的线路向处理器送数据，想增加带宽，主要靠提高每条通道的速度。
而海力士这次要做的3D堆叠DRAM，思路就很直接：把内存外面的部分封装拆掉，让内存裸片直接压在处理器上，再在两块芯片之间做出大量垂直数据通道。
至于具体怎么做，海力士还没公开。
不过参考英伟达的HBM和AMD的3D V-Cache，我认为大致逃不过这几步：把芯片磨薄，在内部做出上下贯通的通道，再通过铜对铜连接直接把两层芯片接在一起。
（图源：AMD）
按照AMD官方的说法，这种连接方式的密度可以达到传统平面封装的200倍以上，做到有效增加I/O数量，也就是让处理器同时读写更多数据，顺带降低等待时间、传输功耗和占用空间。
即便单条通道的带宽是固定的，只要通过3D堆叠把通道数量从几十、几百根扩到上千甚至更多，内存读写速度自然有望迎来数十倍，甚至成百倍的提升。
这里依然是以普通LPDDR内存为例，正如上文所述，它们的升级主要靠提高每条通道的速度，比如美光把LPDDR5X速率从7.5Gbps提高到10.7Gbps后，总的读写带宽已经来到了85.6GB/s，较目前iPhone 17 Pro的76.8GB/s确实有提升。
（图源：美光）
作为对比，已量产的HBM4的带宽达到了2.8-3.3TB/s。
至于更接近海力士这次“把内存直接放处理器上”的，是d-Matrix验证中的3DIMC，它利用整片芯片表面建立垂直通道，厂商宣称单堆叠可达到20TB/s，传输能耗约0.3—0.4pJ/bit。
不过20TB/s是数据中心芯片的数据，手机肯定照搬不了。况且海力士现在连人都还没招齐，具体能做到什么程度，谁也说不清楚。
但从各家透露的数据来看，我确实还挺期待的。
没有想象中那么好
有趣的是，当手机还在想着怎么叠的时候，电脑这边早就开始尝试了。
前两年，英特尔在酷睿Ultra 200V系列上就做过一次相当激进的尝试，他们直接把LPDDR5X内存塞进处理器封装里，虽然还没到把内存叠在处理器核心上的地步，但是通道距离已经比传统笔记本短了不知道多少。
这套方案的好处很好理解，内存速度更快、延迟更短，数据来回跑的距离短了，耗电自然也能压下来，最高能降低40%的整体功耗。主板上不用再给内存单独留位置，电脑内部可以做得更紧凑，空出来的地方还能塞电池和散热。
（图源：英特尔）
重点是，那批轻薄本的续航和核显表现都很不错，这种设计和轻薄本确实相当合拍，毕竟它们本来就不指望用户自己换内存，能省空间、降功耗，怎么看都挺香。
问题是厂商这边不满意了。
要知道，Ultra 200V系列基本只有16GB和32GB两种选择，电脑一出厂，内存容量就彻底定死。厂商想做24GB版本难，想冲64GB也不方便，不管其中哪一边出问题，维修成本都低不了。
当然，这套封装本身也不便宜。原本大部分人对轻薄本的价格预期就在4000-5000元左右，Ultra 200V系列直接把这个起步线拉到8500左右，虽说基本上都是中高端产品，但也不是普通消费者能消费得起的。
到了酷睿300系列，英特尔干脆又把内存放回了处理器外面，厂商可以自由选择容量。下至12GB单通道，上至64GB大满贯，应有尽有，供应链和维修都轻松不少。
（图源：联想）
我手上的小新Pro 16 GT用的就是酷睿Ultra5 338H，配的是32GB LPDDR5X内存。
照理说，没有了一体化封装，那内存性能必然会下降，本地AI性能多少会受到些影响。可我实际用下来，反而觉得Ultra 300系列的实际体验比200V时代更好。
原因也不难猜，毕竟Ultra 300系列的核显进步太明显了。
酷睿Ultra5 338H内置的Arc B370规模更大，性能也更出色。现在不少本地大模型、图片生成和语音工具，本来就会调用核显干活，哪怕内存速度上的优势少了一些，核显性能却直接补了回来，跑模型、处理图片和做一些本地AI任务体验反而更好。
从各种意义上来说，英特尔的经历都可以成为手机厂商的前车之鉴。
再看AMD这边，他们发布的X3D处理器会把额外的L3高速缓存垂直叠在CPU核心上方，一块就能多出64MB缓存。这样游戏常用的数据可以留在处理器附近，显著降低反复读取内存的次数。
（图源：AMD）
不得不说，这招确实牛逼，应付吃缓存、吃延迟的网游，帧数和稳定性提升都很明显，这些年AMD靠着X3D硬是把不少游戏玩家吃得死死的。
可芯片往上叠，这积热就成了大问题。
近些年，国内外有不少玩家遭遇了X3D处理器异常高温的情况，其中部分故障直接导致了整机硬件的损坏，覆盖范围从锐龙5000X3D到最新的锐龙9000X3D，而AMD这边，除了和主板商把SoC电压限制在1.3V以内，基本没有给出解决方案。
（图源：AMD）
要知道，电脑可是有主动散热的，放在没有主动散热的手机上只会更糟。
堆叠才是芯片的未来？
在小雷看来，把芯片叠起来，大概率会成为以后的常态。
毕竟在摩尔定律逼近瓶颈的当下，芯片越来越难单纯依靠缩小尺寸获得提升，把不同部分拆开制造，再根据需求重新组合，已经是Intel和AMD验证过的路线，而海力士不过是沿着这个思路继续推进而已。
其实华为今年提出的韬定律也是一种类似的思路，即通过优化晶体管等设计，突破传统平面布局的物理边界，提高系统级并行度和效率，降低端到端响应延迟。
（图源：雷科技）
当然了，这种技术短期内肯定轮不到中低端手机。
成本高、封装麻烦、散热还不好解决，旗舰机为了端侧Agent和本地大模型，或许愿意拿它当新卖点。到了两三千元的手机上，厂商恐怕还是更愿意把钱花在电池、屏幕和影像上。
至于这玩意能不能解决端侧AI的问题，我觉得还是可以谨慎期待一下的。
毕竟海力士这次招人，说明有的厂商已经开始从硬件底层下手了。与此同时，诸如智谱、阶跃星辰、面壁智能也都有在做端侧大模型优化，至于几家头部厂商的Agent应用——Xiaomi miclaw和小布Next都已经在测试中了，端侧Agent距离“能用”其实已经不远了。
#SK海力士#内存
盛达优配提示：文章来自网络，不代表本站观点。
